[MPW/DCD]디지털 회로 설계(1)/개요

학부생의 시선으로 작성한 내용입니다. 잘못된 내용이나 누락된 내용이 있을 수 있습니다. 잘못된 내용은 수정해 나가겠습니다. 누락된 내용은 제 이해 범위가 넓어질 때 차차 추가할 예정입니다.

---

목차:

I. 개요

II. 설계 지식

  II-1. 아날로그 vs 디지털 회로 설계

  II-2. 스펙 분석과 결정

  II-3. 추상 수준과 EDA

  II-4. Standard Cell Library

  II-5. 디지털 회로 설계 절차

III. 맺음말

---

I. 개요

  이 글은 반도체설계검증 인프라활성화사업 「내 칩(My Chip) 서비스」에 참여하며 얻은 설계 지식에 대하여 다룬다. 나의 경우 경희대학교 반도체전공트랙을 통해서 해당 사업에 참여했다. 「내 칩(My Chip) 서비스」는 학부생들을 대상으로 한국전자통신연구원(ETRI)의 0.5㎛ Analog CMOS 2Poly 3Metal 공정을 이용한 MPW(Multi Project Wafer) 제작을 지원하는 사업이다. 쉽게 생각하여 학부생들이 설계한 반도체 칩을 무료로(!) 생산해주는 사업이다. efabless는 비교적 저렴한 가격에 칩을 생산해 주는 미국의 교육용 칩설계 업체이다. efabless 홈페이지 대문에 위치한 'Only $9750 per project'라는 문구에서 「내 칩(My Chip) 서비스」가 얼마나 대단한 기회인지 알 수 있다.

  설계하고자 방식은 세미-커스텀(Semi-Custom)의 일종인 표준-셀(Std-Cell) 방식의 디지털 설계이다. 공정의 이름을 통해서 공정의 본래 목적은 아날로그 설계를 위한 공정이라는 것을 알 수 있다. 하지만 아날로그 공정이라고 디지털 설계가 불가능한 것도 아니고 해당 사업의 응모 분야에도 디지털 회로가 포함되어 있는 것을 알 수 있다. 문제는 Std-Cell 방식에 있다. 「내 칩(My Chip) 서비스」가 풀-커스텀(Full-Custom) 방식의 설계를 상정한 사업이기 때문에 Std-Cell 방식 설계를 위한 표준-셀 라이브러리(Std-Cell Library)가 제공되지 않는다. 하지만 애초 Std-Cell이라는 것이 Full-Custom 방식으로 레이아웃(Layout)을 만든다. 즉, Full-Custom 방식으로 Std-Cell을 그리고 Library를 구성하여 이를 가지고 Std-Cell 방식의 설계를 하면 된다. 물론 이렇게 만든 Std-Cell Library는 제공되는 공정을 통해 실리콘 검증(Post Silicon Verification)을 완료되지 않았으므로 최종 설계물 역시 검증되지 않은 Std-Cell Library를 사용하여 만들어질 것이다. 하지만 최종 설계물이 정상적으로 작동한다면 Std-Cell Library가 실리콘후검증(Post Silicon Verification)이 완료된 것이므로 「내 칩(My Chip) 서비스」는 Std-Cell 방식의 디지털 설계 체계를 확보하게 된다. 따라서 Std-Cell 방식의 설계와 이를 위한 Std-Cell Library의 제작은 의미 있는 시도이다.

  앞선 문단의 내용에 대해 자세한 이해가 어려울 수 있다. 이해하기 힘든 이유는 회로 설계에 필요한 상당수의 개념들이 사용되었기 때문이라고 생각한다. 나도 처음엔 이런 개념들에 완전히 무지했다. 물론 지금도 한참 부족하지만 「내 칩(My Chip) 서비스」에 참여하면서 적어도 내가 참여한 설계 방식에 대해서는 어느 정도 이해했다고 생각한다. 이어질 글에서 디지털 회로 설계를 위한 지식에 대하여 다룰 것이다. 이 글을 읽고 난 후에는 누구라도 개요의 내용과 사용된 개념을 어느 정도 이해하게 되는 것을 목표로 하고 있다.

[다음글]

https://fun-teaching-goodkook.blogspot.com/ 내용을 참조하여 작성했습니다.